1

Tatbestand

2

Die Klägerin war alleinverfügungsberechtigte eingetragene Inhaberin des zwischenzeitlich erloschenen deutschen Teils des europäischen Patents EP A(nachfolgend: Klagepatent) und nimmt die Beklagten auf Feststellung der Schadensersatzpflicht, Auskunftserteilung und Rechnungslegung, sowie, nur die Beklagte zu 1), auf Rückruf in Anspruch.

3

Das Klagepatent wurde am 16.05.1991 unter Inanspruchnahme der Priorität einer Schweizer Schrift vom 18.05.1990 in deutscher Verfahrenssprache angemeldet und stand in Deutschland bis zum 16.05.2011 in Kraft. Die Veröffentlichung des Hinweises auf die Erteilung des Klagepatents erfolgte am 30.06.1993.

4

Gegen den deutschen Teil des Klagepatents wurde am 09.07.2010 Nichtigkeitsklage erhoben. Mit Urteil des Bundespatentgerichts vom 11.07.2012 wurde der deutsche Teil des Klagepatents in beschränktem Umfang aufrechterhalten (Anlage HL 3).

5

Das Klagepatent trägt die Bezeichnung „Vorrichtung für das Umwandeln eines Digitalblocks und Verwendung derselben“. Sein hier allein geltend gemachter Patentanspruch 1 lautet in der maßgeblichen, eingeschränkten Fassung:

6

„Vorrichtung für das Umwandeln jeweils eines beliebigen ersten binären Digitalblockes einer ersten Länge (N) in einen zugeordneten, zweiten binären Digitalblock gleicher Länge (N) unter Verwendung von wenigstens einem frei wählbaren, binären Steuerblock,

7

mit wenigstens einem ersten Eingang (25-26; 50, 51; 125-128) zum Eingeben von wenigstens zwei ersten Teilblöcken (X₁-X₄; e₁, e₂; e₅-e₈) einer zweiten Länge (m), die zusammen den ersten Digitalblock (X; W_n) bilden, und

8

wenigstens einem zweiten Eingang (29, 39, 32, 33, 49, 52, 129, 130, 133) zum Eingeben von wenigstens zwei Steuerblöcken (Z₁-Z₅₂) der zweiten Länge (m)

9

gekennzeichnet durch eine primäre Verschlüsselungslogik (40), die jeweils vier logische Operationen zweier unterschiedlicher Sorten (, ) durchführt,

10

wobei durch jede Operation jeweils zwei Eingangsblöcke (E₁, E ₂) der zweiten Länge (m) in einen Ausgangsblock (A) dieser Länge (m) umgewandelt werden,

11

wobei nacheinander durch die erste Operation (41) der eine erste Teilblock mit dem einen Steuerblock (Z₅) nach einer zweiten Sorte () operiert wird,

12

durch die zweite Operation (42) der andere erste Teilblock (e₂) mit dem Ausgangsblock der ersten Operation nach einer ersten Sorte () operiert wird,

13

durch die dritte Operation (43) der Ausgangsblock der zweiten Operation (42) mit dem anderen Steuerblock (Z₆) nach der zweiten Sorte () operiert wird, und

14

durch die vierte Operation (44) der Ausgangsblock der ersten Operation (41) und der Ausgangsblock der dritten Operation (43) nach der ersten Sorte () operiert wird,

15

wobei wenigstens ein Ausgang (47, 48) zum Ausgeben von zwei zweiten Teilblöcken (a₁, a₂) vorgesehen ist,

16

wobei der eine zweite Teilblock (a₁) der Ausgangsblock der vierten Operation (44) und der andere zweite Teilblock (a₂) der Ausgangsblock der dritten Operation (43) ist und der einer zweite Teilblock (a1) und der andere zweite Teilblock (a2) zusammen den zweiten Digitalblock (W_n, Y) bilden.“

17

Nachfolgend werden in leicht verkleinerter Form aus der Klagepatentschrift stammende zeichnerische Darstellungen des Erfindungsgegenstandes abgebildet. Figur 1 zeigt das grundsätzliche Blockschaltbild einer Einrichtung zur Übertragung von Nachrichten in verschlüsselter Form.

18

19

Die zu übertragenden Nachrichten (Klartext X) entstehen in einer Nachrichtenquelle (11). Diese Nachrichten werden in einer Verschlüsselungseinheit (12) verschlüsselt und als Chiffriertext Y über eine allgemein zugängliche Übertragungsleitung (13) an eine Entschlüsselungseinheit (14) ausgesandt. Der Chiffriertext (Y) erreicht auf der Empfängerseite eine Entschlüsselungseinheit (14), die ihn entschlüsselt einer Nachrichtensenke (15), etwa einem zweiten Computer, zuführt.

20

Figur 3 zeigt das Blockschaltbild einer primären Verschlüsselungslogik (40) gemäß Anspruch 1, die in eine erweiterte Verschlüsselungslogik gemäß Figur 6 eingebettet sein kann.

21

22

23

Figur 2 zeigt schließlich das Blockschaltbild einer Verschlüsselungseinheit mit den Verschlüsselungsstufen (61.1), (61.2), […] (69), wobei in jede der 9 Verschlüsselungsstufen Teilblöcke über Eingänge eingegeben, darin mit Steuerblöcken mittels geeigneter logischer Operationen umgewandelt und das sich hieraus ergebende Ergebnis als Teilblöcke an Ausgängen der jeweiligen Verschlüsselungsstufe ausgegeben werden.

24

25

Die Beklagte zu 1), deren alleinvertretungsberechtigter Geschäftsführer der Beklagte zu 2) seit dem 27.07.2007 ist, vertreibt sogenannte Set-Top-Boxen unter der Bezeichnung „B“ („B boxen“).

26

Durch die Verwendung einer zertifizierten Set-Top-Box, in die eine Smartcard eingesetzt ist, wird ein Benutzer in die Lage versetzt, verschlüsselte Pay-TV-Inhalte zu entschlüsseln und anzusehen. Dabei wird ein verschlüsseltes Kontrolldatenpaket (im Folgenden: „ECM“), das ein Kontrollwort enthält, über das TV-Netzwerk an die Set-Top-Box gesendet und an die eingesetzte Smartcard weitergeleitet. Die Smartcard entschlüsselt das ECM und gleicht sodann ihr Dateiverzeichnis für die Empfangsrechte, die durch das im ECM enthaltene Kontrollword mitgeteilt werden, ab. Stimmen die Rechte überein, sendet die Smartcard das Kontrollwort an die Set-Top-Box zurück. Zuvor muss das Kontrollwort noch einmal mit den sogenannten „pairing keys“ verschlüsselt werden, um die sichere Kommunikation zwischen der Smartcard und der Set-Top-Box zu gewährleisten. Dieser letzte Schutzmechanismus wird als „Pairing“ bezeichnet.

27

Das Pairing kann unter Verwendung des kryptographischen Algorithmus „International Data Encryption Algorithm“ (im Folgenden: „IDEA-Algorithmus“ oder „IDEA“) geschehen. Bei einer Set-Top-Box, die nach dem IDEA arbeitet, wird dieser nicht nur dazu verwendet, das Kontrollwort mit dem „pairing key“ zu verschlüsseln, wenn es von der Smartcard zu der Set-Top-Box übertragen wird. Die Set-Top-Box benötigt ihrerseits den IDEA-Algorithmus noch einmal, damit die Pay-TV-Inhalte für einen Benutzer sichtbar gemacht werden können. Dieser Vorgang lässt sich anhand der von der Klägerin in der Klageschrift auf S. 6 eingeblendeten schematischen Darstellung wie folgt verdeutlichen:

28

29

In der Vergangenheit vergab die dem Konzern der Beklagten zu 1) angehörige B X für B boxen an die Firma C, deren Geschäftsführer bis zur Stellung eines Eigenantrages auf Eröffnung eines Insolvenzverfahrens am 14.02.2011 der Beklagte zu 3) war (vgl. Anlagen 20 a, b, c, d, 21, 21a). Neben seiner Tätigkeit als Geschäftsführer oblag dem Beklagten zu 3) im Zeitraum vom September 2004 bis Februar 2011 als Angestellter der C auch die Aufgabe, Firmware für Bboxen zu programmieren (Anlage 21a).

30

Die Beklagte zu 1), die über eigene Programmierer verfügt, betreibt einen Internetauftritt unter der Domain D(Anlage HL 6) und bietet dort Software, darunter Firmware für die von ihr vertriebenen Bboxen an.

31

Auf der genannten Internetseite konnte die Klägerin im Jahr 2010 eine Firmware „E“, die zum Aufspielen auf eine Bbox F bestimmt war, herunterladen und einer Analyse unterziehen (Anlagen HL 18c, 19, 19a, 19b).

32

Unter Berufung auf das Ergebnis ihrer Analyse ist die Klägerin der Auffassung, dass es sich bei der Bbox F mit der installierten Firmware „E“ um ein Erzeugnis handelt, dass wortsinngemäß von der technischen Lehre des Klagepatents Gebrauch macht.

33

Die Firmware beinhalte in insgesamt vier Dateien – M(Programmbibliothek: Open SSL) und IDEA.so (Programmbibliothek: Python) in zwei unterschiedlichen Verzeichnissen – den IDEA, dessen primäre Verschlüsselungslogik der in Figur 3 abgebildeten und in der Merkmalsgruppe 4 der noch folgenden Merkmalsgliederung von Anspruch 1 des Klagepatents beanspruchten Logik, entspreche.

34

Diesen bette sie als ausführbare Verschlüsselungslogik, nach welcher der Mikroprozessor der Bbox betrieben werden könne, in die Set-Top-Box ein.

35

Die bei der beispielhaften Untersuchung der Firmware für die Bbox F gemachte Beobachtung ließe sich auf die anderen Modelle der Bbox übertragen, das heißt auf die Modelle mit den Bezeichnungen X (nachfolgend zusammen mit der Bbox X „angegriffene Ausführungsformen“), weil die Beklagten nicht in qualifizierter Weise dargelegt hätten, dass und ggf. inwieweit sich diese von der Fin patentrechtlich erheblicher Weise unterschieden.

36

Die Beklagte zu 1) habe von den vorgenannten Umständen Kenntnis gehabt, weil die Firma G ihre „Entwicklungsabteilung“ gewesen sei.

37

Der Beklagte zu 3), den die Klägerin ausdrücklich nicht als Geschäftsführer der G in Anspruch nimmt, hafte im Hinblick auf die Verletzung des Klagepatents als Handelnder, jedenfalls aber als Störer, weil er als verantwortlicher Programmierer der G sichere Kenntnis von der ausführbaren Implementierung der von ihm entwickelten Firmware in die von der Beklagten zu 1) vertriebenen Bboxen gehabt habe.

38

Nachdem sie ihren Antrag zu Ziffer IV. (Rückruf) präzisiert hat, beantragt die Klägerin mit ihrer bei Gericht am 21.12.2012 eingegangenen und den Beklagten zu 1) und 2) am 07.01.2013 zugestellten Klage,

39

zu erkennen wie geschehen, wobei die Klägerin auch die Feststellung der Verpflichtung zum Schadensersatz und Verurteilung zu Auskunft und Rechnungslegung im Hinblick auf den Beklagten zu 3), Verurteilung zum Schadensersatz- statt Restschadensersatz auch für den Zeitraum vor dem 21.12.2002, sowie Verurteilung des Beklagten zu 2) für den gleichen Zeitraum wie für die Beklagte zu 1) begehrt.

40

Die Beklagten beantragen,

41

die Klage abzuweisen.

42

Nach Auffassung der Beklagten hat die Klägerin eine Verletzung des Klagepatents durch die angegriffene Ausführungsform nicht schlüssig dargelegt.

43

So habe die Klägerin nicht erklärt, weshalb der IDEA-Algorithmus von Anspruch 1 des Klagepatents umfasst sei.

44

Weiter habe sie nicht anhand einer Merkmalsgliederung vorgetragen, dass die angegriffene Ausführungsform sämtliche Merkmale des eingeschränkt aufrechterhaltenen Anspruchs 1 des Klagepatents oder des IDEA-Algorithmus verwirkliche. Insbesondere seien die von der Klägerin mit den Anlagen 19, 19a und 19b vorgelegten Parteigutachten hierzu nicht geeignet, weil sich aus ihnen (vgl. Anlage 19, S. 10) ergebe, dass in der untersuchten Ausführungsform nicht – wie beansprucht – vier sondern sechs Operationen durchgeführt würden und diese auch nicht von zwei sondern von drei unterschiedlichen Sorten von Operationseinheiten – neben den ausschließlich beanspruchten Addierern modulo 2^m (nachfolgend: Addition modulo) und Multiplizierern modulo 2^m+1 (nachfolgend: Multiplikation modulo) auch Bit-für-Bit-Exklusiv-ODER (nachfolgend: J).

45

Neben der Verwirklichung der Merkmalsgruppe 4 der nachfolgenden Merkmalsgliederung fehle es bei den angegriffenen Ausführungsformen auch an Ein- und Ausgängen zum Ein- und Ausgeben von Blöcken im Sinne der Merkmale 2, 3 und 5.

46

Eine unmittelbare Verletzung des Klagepatents könne zudem deshalb nicht vorliegen, weil die in der Firmware enthaltene Datei Maus der Open-SSL-Bibliothek, die nach der Behauptung der Klägerin den IDEA-Algorithmus enthalte, auf den angegriffenen Ausführungsformen gleichsam als „toter Code“ mitgeschleppt würden, der durch das System nicht benutzt werde. So sei es der Klägerin bei ihrer Untersuchung nicht möglich gewesen, mit der auf der untersuchten Ausführungsform aufgespielten Firmware den IDEA-Algorithmus auszuführen bzw. aufzurufen, ohne dass zuvor eine gesonderte Software aufgespielt wurde, um diesen „zum Leben zu erwecken“.

47

Weiter sei zu berücksichtigen, dass die Beklagte zu 1) zu keinem Zeitpunkt eine Bbox in Verkehr gebracht habe, auf der die von der Klägerin untersuchte, streitgegenständliche Firmware aufgespielt war.

48

Schließlich stehe einer Verletzung des Klagepatents der Umstand entgegen, dass es sich bei den Programmbibliotheken „OpenSSL“ und „Python“ um Standardbibliotheken handele, die im Internet als OpenSource-Bibliotheken jedermann zum freien Download zur Verfügung gestellt würden. Sollte in ihnen tatsächlich der IDEA-Algorithmus verwirklicht sein, sei davon auszugehen, dass dies mit Zustimmung der Klägerin geschehen sei. Verbietungsrechte seien daher erschöpft. Dies gelte nicht nur mit Blick auf den Download, sondern auch hinsichtlich einer sich anschließenden „freien“ Benutzung.

49

Zudem seien die von der Klägerin geltend gemachten Ansprüche verjährt, soweit sie Handlungen vor dem Jahr 2010 beträfen. Die Klägerin habe seit vielen Jahren Kenntnis von der vermeintlichen Patentverletzung durch die Bboxen. Dies ergebe sich konkret aus einer Strafanzeige aus dem Jahr 2009, die die Klägerin darauf gestützt habe, dass die Firmware der Boxen X und X das Klagepatent benutze.

50

Ansprüche der Klägerin gegen die Beklagten beständen zudem jedenfalls nicht in der geltend gemachten Höhe, weil die Beklagten kein Verschulden träfe. Der Beklagten zu 1) als reiner Vertriebsgesellschaft sei nicht zumutbar, eine Software im Wege des Re-Engineering darauf zu analysieren, ob sie ein Patent verletze. Der Beklagte zu 3) sei nur formal Geschäftsführer der C gewesen. Soweit er nicht in seiner Organstellung sondern persönlich in Anspruch genommen werde, sei nicht erkennbar, welchen Tatbeitrag er zu einer Verletzung des Klagepatents geleistet habe.

51

Die Klägerin tritt diesem Vorbringen entgegen.

52

In Ergänzung dieses Tatbestandes wird auf die gewechselten Schriftsätze der Parteien nebst Anlagen Bezug genommen.

53

Entscheidungsgründe:

54

Die zulässige Klage hat in der Sache überwiegend Erfolg, soweit sie sich gegen die Beklagten zu 1) und 2) richtet. Insoweit stehen der Klägerin die geltend gemachten Ansprüche auf Feststellung der Schadensersatzpflicht dem Grunde nach, Auskunftserteilung und Rechnungslegung, sowie Rückruf aus Art. 64 EPÜ i. V. m. §§ 139 Abs. 2, 140a Abs. 3, 140 b Abs. 1 und 3 PatG i. V. m. §§ 242, 259 BGB zu, weil die angegriffenen Ausführungsformen von der technischen Lehre des Klagepatents Gebrauch machen, ohne dass dem die Klägerin zugestimmt hat. Soweit patentverletzende Handlungen in einem vor dem 21.12.2002 liegenden Zeitraum stattgefunden haben, war lediglich die Verpflichtung der Beklagten zur Erfüllung eines der Klägerin zustehenden Rest-Schadensersatzanspruchs festzustellen. Im Hinblick auf den Beklagten zu 3) ist die Klage nicht begründet, weil auf Grundlage des Vortrages der Klägerin nicht feststellbar ist, dass den Beklagten eine Haftung als Handelnder oder Störer trifft.

55

I.

56

Das Klagepatent betrifft unter anderem eine Vorrichtung für das blockweise Umwandeln eines ersten Digitalblockes in einen zweiten Digitalblock entsprechend dem Oberbegriff von Anspruch 1.

57

Wie das Klagepatent einleitend ausführt, stehen seit mehr als zehn Jahren weltweit Übertragungsnetze im Einsatz, die den Data Encryption Standard DES verwenden. Dieser Standard DES des American National Bureau of Standards (NBS) diene zur Blockverschlüsselung mit individuell wählbaren Schlüsseln (secret-key block encryption). Hierbei habe jeder Klartextblock (plaintext block) und jeder Chiffriertextblock eine Länge von 64 Bit. Als Schlüssel (secret-key) diene eine Sequenz von 64 Bit, von denen 56 Bit frei wählbar seien. Die Übertragung der Chiffriertextblöcke erfolge über ein allgemein zugängliches Netz.

58

Zwar gelte der Data Encryption Standard DES allgemein als sehr gutes Verschlüsselungs-Werkzeug. Es sei jedoch eine offene, diskutierte Frage, ob der Standard DES inzwischen unsicher geworden sei oder nicht. Hierbei spiele die relativ geringe Länge des Geheimschlüssels eine wichtige Rolle.

59

Aus der Schrift EP-H sei eine weitere Blockverschlüsselungsmethode bekannt. Hierbei würden in mehreren parallelen Verarbeitungskanälen die den verschiedenen Kanälen eingangsseitig zugeführten Daten in direkter und indirekter Weise mit den Daten jeweils aller anderen Kanäle funktional gemischt. Die hierbei schließlich entstehenden neuen Kanaldaten würden ausgangsseitig gemischt und gemeinsam ausgegeben. Die bei dieser Methode verwendeten Funktionsoperatoren seien alle gleich und würden beliebig untereinander und mit ebenfalls einheitlichen Transformationsoperatoren kombiniert.

60

Aus der Schrift US-I sei schließlich eine Blockverschlüsselungsmethode für ein abgegrenztes Computersystem bekannt, bei der für alle autorisierten Teilnehmer ein einheitlicher Schlüssel bereitgestellt sei. Ein zentraler Rechner besitze eine Liste aller ausgegebenen autorisierten Teilnehmerschlüssel. Die Verschlüsselung nehme jeder Teilnehmer mit Hilfe des ihm zugeteilten Teilnehmerschlüssels vor, die Entschlüsselung mit Hilfe eines jeweiligen Schlüssels, der auf Anfrage vom zentralen Rechner zu erhalten sei.

61

Dem Klagepatent liegt die Aufgabe (das technische Problem) zugrunde, eine gegenüber den bekannten Methoden verbesserte Blockverschlüsselungsart anzugeben, die als europäischer Standard einführbar wäre. Diese Art der Blockverschlüsselung solle alle bekannten Verschlüsselungstechniken der Verwirrung (confusion), Durchmischung (diffusion) usw. ausnützen und vor allem einen längeren Schlüssel verwenden.

62

Dies geschieht nach Patentanspruch 1 in seinem aufrechterhaltenen Umfang durch eine Kombination der folgenden Merkmale:

63

1.              Vorrichtung für das Umwandeln

64

1.1              jeweils eines beliebigen ersten binären Digitalblockes einer ersten Länge (N) in einen zugeordneten, zweiten binären Digitalblock gleicher Länge (N)

65

1.2              unter Verwendung von wenigstens einem frei wählbaren, binären Steuerblock,

66

die folgendes umfasst:

67

2.              wenigstens einen ersten Eingang (25-26; 50, 51; 125-128) zum Eingeben von wenigstens zwei ersten Teilblöcken (X₁-X₄; e₁, e₂; e₅-e₈) einer zweiten Länge (m), die zusammen den ersten Digitalblock (X; W_n) bilden, und

68

3.              wenigstens einen zweiten Eingang (29, 39, 32, 33, 49, 52, 129, 130, 133) zum Eingeben von wenigstens zwei Steuerblöcken (Z₁-Z₅₂) der zweiten Länge (m),

69

–Oberbegriff–

70

gekennzeichnet durch

71

4.              eine primäre Verschlüsselungslogik (40), die jeweils vier logische Operationen zweier unterschiedlicher Sorten (, ) durchführt,

72

(a)              wobei durch jede Operation jeweils zwei Eingangsblöcke (E₁, E ₂) der zweiten Länge (m) in einen Ausgangsblock (A) dieser Länge (m) umgewandelt werden,

73

(b)              wobei nacheinander durch die erste Operation (41) der eine erste Teilblock mit dem einen Steuerblock (Z₅) nach einer zweiten Sorte () operiert wird,

74

(c)              durch die zweite Operation (42) der andere erste Teilblock (e₂) mit dem Ausgangsblock der ersten Operation nach einer ersten Sorte () operiert wird,

75

(d)              durch die dritte Operation (43) der Ausgangsblock der zweiten Operation (42) mit dem anderen Steuerblock (Z₆) nach der zweiten Sorte () operiert wird, und

76

(e)              durch die vierte Operation (44) der Ausgangsblock der ersten Operation (41) und der Ausgangsblock der dritten Operation (43) nach der ersten Sorte () operiert wird,

77

5.              wobei wenigstens ein Ausgang (47, 48) zum Ausgeben von zwei zweiten Teilblöcken (a₁, a₂) vorgesehen ist,

78

(a)              wobei der eine zweite Teilblock (a₁) der Ausgangsblock der vierten Operation (44) und der andere zweite Teilblock (a₂) der Ausgangsblock der dritten Operation (43) ist und der einer zweite Teilblock (a1) und der andere zweite Teilblock (a2) zusammen den zweiten Digitalblock (W_n, Y) bilden.

79

–kennzeichnender Teil–

80

II.

81

Entgegen der Auffassung der Beklagten machen die angegriffenen Ausführungsformen von der technischen Lehre des Klagepatents wortsinngemäß Gebrauch. Zu Recht ist zwischen den Parteien die Verwirklichung der Merkmalsgruppe 1 nicht umstritten, so dass es insoweit keiner weiteren Ausführungen bedarf. Darüber hinaus steht nach dem nicht substantiiert bestrittenen Vortrag der Klägerin fest, dass die angegriffenen Ausführungsformen über wenigstens einen ersten und wenigstens einen zweiten Eingang zum Eingeben von wenigstens zwei ersten Teilblöcken und wenigstens zwei Steuerblöcken verfügen, Merkmale 2 und 3, und wenigstens einen Ausgang zum Ausgeben von zwei zweiten Teilblöcken, die zusammen den zweiten Digitalblock bilden, Merkmal 5. Auch sind die angegriffenen Ausführungsformen objektiv geeignet, eine primäre Verschlüsselungslogik im Sinne der Merkmalsgruppe 4 auszuführen.

82

1.

83

Anspruch 1 des beschränkt aufrecht erhaltenen Klagepatents beansprucht Schutz für eine Vorrichtung, in der eine in Merkmalsgruppe 4 näher beschriebene primäre Verschlüsselungslogik durchgeführt werden kann, um unter Verwendung wenigstens eines frei wählbaren, binären Steuerblocks jeweils einen binären Digitalblock einer ersten Länge (N) in einen zugeordneten, zweiten binären Digitalblock gleicher Länge (N) umzuwandeln, Merkmal 1.

84

Dies geschieht unter Verwendung einer primären Verschlüsselungslogik, in der Operationseinheiten logische Operationen durchführen, bei denen jeweils zwei Eingangsblöcke bestimmter Länge in einen Ausgangsblock derselben Länge umgewandelt werden, wobei dies mittels zweier unterschiedlicher Sorten von logischen Operationen erfolgt. Die Sorten von logischen Operationen unterscheiden sich jeweils durch die mathematische Vorschrift, mit der aus den einzelnen Bits der jeweiligen beiden Eingangsblöcke die einzelnen Bits des jeweils resultierenden Ausgangsblocks gewonnen werden (vgl. Anlage HL 3, S. 21).

85

Durch die der primären Verschlüsselungslogik gemäß Merkmalsgruppe 4 zugrunde liegende beanspruchte Art der „Verschaltung“, das heißt der Anzahl von genau vier logischen Operationen zweier bestimmter Sorten in der fest vorgegebenen Reihenfolge zweite-erste-zweite-erste Sorte (vgl. Merkmale 4 (b) bis 4 (e)) wird sichergestellt, dass beide Ausgangs(-teil)blöcke, die sich nach der vierten Operation ergeben, von allen Steuer- und Eingangsblöcken abhängen und nicht nur, wie im Stand der Technik bekannt, von einem der beiden Ausgangsblöcke. Durch diese kryptographische Vorgabe wird zielgerichtet ein höherer Grad an Verschlüsselung verwirklicht (vgl. Klagepatentschrift, Spalte 6, Zeile 12 bis Zeile 22; BPatG, Urteil vom 11.07.2012, Anlage HL 3, S. 23 letzter Abs. bis S. 24; S. 27 2. Abs.).

86

Dabei spielt nach der Lehre des Klagepatents für den Grad der Verschlüsselungssicherheit keine Rolle, ob Verschlüsselungsstufen und damit auch die primäre Verschlüsselungslogik als sogenannte Software-Lösung ausgeführt werden, bei der ein oder mehrere Prozessoren nach einem vorgegebenen Programm arbeiten, oder als Hardware-Lösung, bei der die logischen Funktionsglieder oder Operationseinheiten als eigenständige Schaltungseinheiten vorliegen (vgl. Klagepatentschrift, Spalte 4, Zeile 45 bis Spalte 5 Zeile 14).

87

Dem Klagepatentanspruch lässt sich darüber hinaus auch keine Vorgabe dahingehend entnehmen, dass in der beanspruchten Vorrichtung für das Umwandeln von binären Digitalblöcken neben jedenfalls einer anspruchsgemäßen primären Verschlüsselungslogik nicht auch weitere Operationseinheiten, auch solche einer dritten Sorte vorhanden sein können, die zusammen mit der primären Logik eine erweiterte Verschlüsselungslogik bilden (vgl. Klagepatentschrift, Sp. 6 Zeile 23 bis Spalte 7, Zeile 15, Fig. 6; Anlage HL 3, S. 21). Dies gilt jedenfalls, solange jedenfalls auch die Umwandlung eines ersten binären Digitalblocks in einen zugeordneten zweiten binären Digitalblock entsprechend der in der Merkmalsgruppe 4 genau festgelegten Handlungsvorschrift erfolgt. Eine eindeutige Bestätigung dieses Verständnisses lässt sich Unteranspruch 2 entnehmen, nach dem eine Vorrichtung gemäß Anspruch 1 offenbart ist, bei der eine primäre Verschlüsselungslogik gemäß der Merkmalsgruppe 4 in eine erweiterte Verschlüsselungslogik eingebettet wird. Eine Anspruch 2 entsprechende Vorrichtung illustriert Figur 6 des Klagepatents.

88

Insoweit steht einer Verwirklichung der primären Verschlüsselungslogik durch eine nach der Beschreibung des Klagepatents ausdrücklich mögliche Software-Lösung, bei der ein oder mehrere Prozessoren nach einem vorgegebenen Programm arbeiten können, auch nicht entgegen, dass im Rahmen einer auf einem einzigen Prozessor ausgeführten, erweiterten Verschlüsselungslogik vorgesehene Operationen einer dritten Sorte J zeitlich abgearbeitet werden, bevor alle Operationen der primären Verschlüsselungslogik durchgeführt worden sind. Insbesondere wird in einem solchen Fall das Operationsergebnis der primären Verschlüsselungslogik nicht dadurch beeinflusst, dass im Rahmen einer erweiterten Verschlüsselungslogik (140) der eine zweite Teilblock a₂ als Ausgangsblock der dritten Operation (43) der primären Verschlüsselungslogik nach der dritten Sorte gemäß Operation (117) mit dem ersten Teilblock e₅ zum Ausgangsblock a₅ operiert wird, bevor der Ausgangsblock der dritten Operation (43) der primären Verschlüsselungslogik durch die vierte Operation (44) der primären Verschlüsselungslogik nach der ersten Sorte zusammen mit dem Ausgangsblock der ersten Operation (41) der primären Verschlüsselungslogik zum anderen zweiten Teilblock (a₁) operiert wird (vgl. Anspruch 2, Fig. 6, Anlage HL 16). Das gleiche gilt für die zeitliche „Verschachtelung“ der ersten Operation (41) der primären Verschlüsselungslogik nach einer zweiten Sorte (bei der bereits der eine erste Teilblock (E₁/e₁) operiert wird), der zweiten Operation einer erweiterten Verschlüsselungslogik der dritten Sorte gemäß Operation (116), durch die der andere Eingangsblock (E₂/e₂) für die eingebettete primäre Verschlüsselungslogik bereitgestellt wird und der zeitlich dann erst erfolgenden zweiten Operation (42) der primären Verschlüsselungslogik nach einer ersten Sorte . Auch insoweit ist die zeitliche Reihenfolge der Abarbeitung durch einen Prozessor deshalb irrelevant, weil die logische Verknüpfung und damit das Arbeitsergebnis der durch die Merkmalsgruppe 4 vorgegebenen Folge von Operationen nicht beeinflusst wird.

89

2.

90

Hinsichtlich der Gestaltung der Ein- und Ausgänge nach den Merkmalen 2, 3 und 5 entnimmt der Fachmann dem Wortlaut des Klagepatentanspruchs lediglich funktionale Vorgaben: Der Eingabe von jeweils mindestens zwei ersten Teilblöcken, die zusammen den ersten binären Digitalblock bilden, dient wenigstens ein erster Eingang, Merkmal 2; der Eingabe von wenigstens zwei Steuerblöcken, die aus dem frei wählbaren binären Steuerblock gewonnen werden, dient wenigstens ein zweiter Eingang, Merkmal 3. Der Ausgabe zweier zweiter Teilblöcke, die im Ergebnis der von der primären Verschlüsselungslogik durchgeführten logischen Operationen zusammen den zweiten binären Digitalblock bilden, dient wenigstens ein Ausgang, Merkmal 5.

91

Entsprechend findet der Fachmann in der Beschreibung der in Figur 2 dargestellten Verschlüsselungseinheit, die mit ersten (Eingangs-)Teilblöcken von 16 bit arbeitet, lediglich den beispielhaften Hinweis, dass im Rahmen einer Softwarelösung jedem Eingang ein eigener Prozessor zugeordnet werden kann, der die jeweils m=16 parallelen Leitungen jedes Eingangs seriell berücksichtigt. Dies bedeutet aber nicht, dass der Offenbarungsgehalt des Klagepatentanspruchs auf eine derartige Ausführungsform reduziert werden kann. Vielmehr fallen alle Ausgestaltungen von Ein- und Ausgängen unter Anspruch 1, die räumlich-körperlich so beschaffen sind, dass sie die ihnen zugedachte Funktion – das Ein- und Ausgeben von binären Digitalblöcken in eine soft- oder hardwareseitig realisierte primäre Verschlüsselungslogik – erfüllen können.

92

Damit stimmt überein, dass es das Klagepatent gestattet, jede der beschriebenen Logiken, neben der in Anspruch 1 beanspruchten primären Verschlüsselungslogik (40) auch die in Unteranspruch 2 offenbarte erweiterte Verschlüsselungslogik (140), sowie die die neunte Stufe des vollständigen IDEA-Algorithmus bildende ergänzende Verschlüsselungslogik (240) als „Black Box“ aufzufassen, die jeweils über erste und zweite Ein- und Ausgänge verfügt. Nach der Beschreibung des Klagepatents wandelt jede dieser Logiken, also auch die in Merkmalsgruppe 4 genannte primäre Verschlüsselungslogik (40) die an den ersten „Eingängen“ anliegenden zwei oder vier ersten Teilblöcke in zugeordnete zweite Teilblöcke um, die an den „Ausgängen“ abgreifbar sind (vgl. Klagepatentschrift, Sp. 10, Zeilen 27 bis 33).

93

Dem entnimmt der Fachmann, dass der Begriff eines Eingangs nach der Lehre des Klagepatents also nicht auf das Bauteil oder Element eines Bauteils beschränkt ist, das dem erstmaligen Eingeben von Daten in eine, ggf. mehrere Verschlüsselungslogiken umfassende Vorrichtung dient. Vielmehr verfügt jede Teillogik, in der eine Umwandlung von Datenblöcken erfolgt, über eigene Eingänge und dementsprechend für die Ausgabe der umgewandelten Daten über mindestens einen Ausgang.

94

3.

95

Dabei ist weder nach der Formulierung des Klagepatentanspruchs erforderlich, noch findet sich in der Patentbeschreibung ein Hinweis darauf, dass die Eingangs-Teilblöcke und die Ausgangs-Teilblöcke, die jeweils zusammen den Eingangs- bzw. ersten binären Digitalblock (Merkmal 1.1, 2) und den Ausgangs- bzw. zweiten binären Digitalblock bilden (Merkmale 1.1, 5 (a)), vor der Eingabe in bzw. nach der Ausgabe aus der primären Verschlüsselungslogik zu irgendeinem Zeitpunkt als ungeteilte binäre Datenmenge vorliegen müssen. Der Fachmann, bei dem es sich nach den zustimmungswürdigen Ausführungen des Bundespatentgerichts in seinem Urteil vom 11.07.2012 um einen Diplomingenieur der Nachrichtentechnik oder Informatik mit Universitätsabschluss und einer mehrjährigen Berufserfahrung auf dem Gebiet der Entwicklung und des Einsatzes kryptographischer Methoden in Telekommunikationsnetzen handelt, betrachtet die einem Verschlüsselungs- oder Entschlüsselungsprozess zuzuführenden, „Blöcke“ bildenden, binären Datenpakete vielmehr lediglich aus der Perspektive des Verfahrensablaufes als Eingangsblöcke, die Resultate dieser Prozesse aus derselben Perspektive auch als Ausgangsblöcke (vgl. Anlage HL 3, S. 21 1. Abs.). Hierbei handelt es sich um eine gedanklich-funktionale Zusammenfassung der Teilblöcke, die während des Durchlaufens der primären Verschlüsselungsstufe (Merkmale 2, 4 (b) bis (e), 5) sowie bei einer Einbettung in eine erweiterte Verschlüsselungslogik (vgl. Anspruch 2) auch davor oder danach zwingend als (geteilte) Teilblöcke einer zweiten Länge (m) vorliegen müssen.

96

Diesem Begriffsverständnis entsprechend, führt das Klagepatent auch bereits eingangs, bei der Beschreibung der Verschlüsselungseinheit (12) auf Figur 2 aus, dass der als Eingangseinheit (21) in die Verschlüsselungseinheit (12) dienende Serie/Parallel-Wandler „schrittweise Klartextblöcke X von bevorzugt N = 64 Bit (erste Länge) zusammenstellt, die in vier Teilblöcke X₁, X₂, X₃, X₄ von je m = 16 Bit (zweite Länge) aufgeteilt sind (vgl. Klagepatentschrift, Sp. 3, Zeilen 15 bis 18).

97

III.

98

Ausgehend von diesen Überlegungen machen die angegriffenen Ausführungsformen auch von den Merkmalen 2, 3 und 5 sowie der Merkmalsgruppe 4 Gebrauch. Sie verfügen über mindestens zwei Eingänge und mindestens einen Ausgang zum Ein- bzw. Ausgeben von binären Digitalblöcken und sind objektiv geeignet, die beanspruchte primäre Verschlüsselungslogik auszuführen.

99

1.

100

Die angegriffenen Ausführungsformen, die der von der Klägerin untersuchten Bbox F im Hinblick auf die in Frage stehende Funktionalität unbestritten entsprechen, sind Vorrichtungen, die über eine primäre Verschlüsselungslogik im Sinne der Merkmalsgruppe 4 verfügen.

101

a)

102

Die Klägerin hat unter Vorlage des Wikipedia-Auszuges vom 09.06.2010 zum Stichwort „IDEA“ (Anlage HL 15), und dem Blockschaltbild einer Verschlüsselungsstufe 61.1V (Anlage HL 16), sowie insbesondere auch unter Berufung auf die Ausführungen des von ihr mit der Untersuchung der Bbox F mit der Firmware „K“ beauftragten Prof. L (vgl Anlage HL 19a, S. 7) zunächst darlegt, dass die in der Merkmalsgruppe 4 beanspruchten Schritte der primären Verschlüsselungslogik essentieller Bestandteil einer jeden Vorrichtung sind, die nach dem IDEA-Verschlüsselungsverfahren arbeitet. Dem sind die Beklagten nicht in geeigneter Weise entgegengetreten.

103

Denn sie konnten die insoweit schlüssigen Ausführungen der Klägerin nicht bereits durch den Hinweis darauf entkräften, der IDEA-Algorithmus sehe eine Verschlüsselungslogik vor, bei der mehr als vier logische Operationen durchgeführt würden und die zudem nicht nur zweierlei Sorten von Operationen umfasse sondern auch eine dritte, nämlich die Operation J. Dieser Einwand ist insofern unerheblich, als die Klägerin – zu Recht – überhaupt nicht in Frage gestellt hat, dass eine nach dem IDEA-Algorithmus arbeitende Vorrichtung mehr als nur vier Operationen lediglich zweier Sorten durchführt. Soweit die Klägerin unter Hinweis auf die Unteransprüche 2 und und 4 in diesem Zusammenhang dargelegt hat, dass dabei dennoch in jeder Verschlüsselungsstufe des IDEA eingebettet in einer erweiterten Verschlüsselungslogik eine primäre Verschlüsselungslogik abgearbeitet wird, die die Merkmale 4 (a) bis (e) verwirklicht, haben sich die Beklagten mit diesem Argument nicht auseinandergesetzt:

104

Hierfür genügte nicht schon die Behauptung, die von der Klägerin zum Gegenstand ihres Vortrages gemachten privatgutachterlichen Ausführungen von Prof. L (vgl. Anlage 19a), die im Hinblick auf eine schon im Jahr 2010 untersuchte Ausführungsform erfolgt seien, träfen allenfalls Aussagen zu Anspruch 1 des Klagepatents in seiner ursprünglich erteilten Fassung und seien insofern für die Frage einer Verwirklichung des Anspruchs in seiner geltend gemachten beschränkten Fassung unergiebig. Wie sich bereits dem Titel, aber auch der Gliederung und dem Inhalt des Gutachtens gemäß Anlage 19a entnehmen lassen, beziehen sich die Ausführungen des Gutachters „insbesondere“, das heißt jedenfalls auch auf eine primäre Verschlüsselungslogik, wie sie in Fig. 3 des Klagepatents illustriert und nunmehr in der Merkmalsgruppe 4 des Klagepatentanspruchs beansprucht wird.

105

Auch konnte sich die Beklagte in diesem Zusammenhang nicht mit Erfolg auf die Ausführungen des Bundespatentgerichts in seinem Urteil vom 11.07.2012 berufen (vgl. Anlage HL 3, S. 23f.). Das Gericht führt zutreffend aus, dass nach Anspruch 1 des Klagepatents in der eingeschränkten Fassung nur noch genau vier logische Operationen zweier bestimmter Sorten, in der Reihenfolge zweite-erste-zweite-erste Sorte von einem speziellen Bestandteil der Logik, nämlich der primären Verschlüsselungslogik durchgeführt werden. Die so gewählte Formulierung eröffnet keinen Interpretationsspielraum, dass hiermit eine Aussage über Zahl und Sorte logischer Operationen verbunden ist, die in einer eventuell vorhandenen erweiterten Verschlüsselungslogik durchgeführt werden, in die die beanspruchte primäre Verschlüsselungslogik eingebettet ist.

106

b)

107

Hiervon ausgehend hat die Klägerin auch aufgezeigt, dass die angegriffenen Ausführungsformen objektiv geeignet sind, eine primäre Verschlüsselungslogik nach den Merkmalen 4 (a) bis 4 (e) auszuführen.

108

(1)

109

Die in den angegriffenen Ausführungsformen in der Firmware enthaltenen Dateien M(Programmbibliothek: Open SSL) und IDEA.so (Programmbibliothek: Python) sind bei einer angegriffenen Ausführungsform ausführbar so eingebettet, dass bei ihrem Aufruf durch eine auf den angegriffenen Ausführungsformen zu installierende Software ohne weiteres der IDEA-Algorithmus ausgeführt wird.

110

Hierbei muss im Ergebnis nicht entschieden werden, ob – wie die Klägerin unter Berufung auf einen durch den von ihr beauftragten Privatgutachter durchgeführten Vergleich der Hashwerte ausführt – die von der Internetseite der Klägerin ladbare, untersuchte Firmware der Firmware entspricht, die beim Verkauf der untersuchten Bbox durch die Beklagte zu 1) bereits aufgespielt war oder ob die angegriffenen Ausführungsformen in der Form, in der sie untersucht wurden, erst dadurch hergestellt werden, dass sich Käufer der Boxen die untersuchte Firmware von der Internetseite der Beklagten zu 1) herunterladen und auf ihr Gerät aufspielen. Denn die Beklagte zu 1) bietet die genannte Firmware ausdrücklich zur Verwendung in den von ihr erwerbbaren Bboxen an. Werden durch einen Hersteller bzw. Verkäufer alle benötigten Komponenten einer nach einem Patent geschützten Vorrichtung einem Kunden zwecks Zusammenfügens der Bestandteile veräußert, ist für die Frage der Patentverletzung gleichgültig, ob der letzte, für die erfinderische Leistung unbedeutende Akt des Zusammenfügens der Teile zu einer Gesamtvorrichtung und damit deren Fertigstellung erst durch einen Dritten, vorliegend den Erwerber erfolgt (vgl. OLG Düsseldorf GRUR 1984, 651 – Abschnittsweiser Einzelteile-Kauf).

111

(2)

112

Werden die in Frage stehenden Dateien auf den angegriffenen Ausführungsformen durch eine zusätzlich durch einen Verwender der Box zu installierende Software aufgerufen, wird auf den angegriffenen Ausführungsformen der IDEA-Algorithmus ausgeführt. Dass dies so ist, wird in dem durch das als Anlage HL 19b in das vorliegende Verfahren eingeführten Privatgutachten dargelegt, ohne dass dem die Beklagten in der Sache substantiiert entgegengetreten wären. Bei dem in diesem Gutachten in Bezug genommenen Experiment wurden die als Klartextzahlen dienenden Dezimalzahlen 0, 1, 2, 3 (als 16-Bit-Blöcke) unter Verwendung des Schlüssels 1, 2, 3, 4, 5, 6, 7, 8 (ebenfalls als 16-Bit-Blöcke) und des Funktionsnamens „N auf einer angegriffenen Ausführungsform verschlüsselt. Das ausgegebene Chiffrat entsprach exakt dem nach dem IDEA zu erwartenden Ergebnis und konnte durch einen aus dem Chiffrierschlüssel abgeleiteten Dechiffrierschlüssel unter nochmaliger Anwendung des auf den angegriffenen Ausführungsformen ausführbaren IDEA in den ursprünglichen Klartext 0, 1, 2, 3 dechriffriert werden. Nach den Feststellungen des Privatgutachters war es vollkommen ausgeschlossen, dass das ausgegebene Chiffrat aus dem vorgegebenen Klartext erzeugt wurde, ohne dass der IDEA-Algorithmus tatsächlich ausgeführt wurde (vgl. Anlage HL 19b, S. 3f.). Damit aber steht nicht nur fest, dass die angegriffenen Ausführungsformen den IDEA-Algorithmus ausführen können, sondern nach dem unter Ziffer 1.a) Ausgeführten auch, dass dessen primäre Verschlüsselungslogik abgearbeitet wird, die der primären Verschlüsselungslogik der Merkmalsgruppe 4 entspricht (vgl. auch Anlage HL 19a, S. 7).

113

(3)

114

Es wirkt sich nicht zugunsten der Beklagten aus, dass die von der Beklagten zu 1) vertriebenen angegriffenen Ausführungsformen softwareseitig allein nach dem Aufspielen der in Streit stehenden Firmware noch nicht so ausgestattet sein mögen, dass sie den IDEA-Algorithmus und damit die Operationen der primären Verschlüsselungslogik gemäß der Merkmalsgruppe 4 ausführen, ohne dass ein weiteres Programm auf sie aufgespielt und ausgeführt wird, dass etwa die Funktion „O“ über deren Namen aufruft und dadurch startet. Ungeachtet dessen sind sie als Vorrichtung alleine aufgrund der auf ihnen installierten Firmware bereits objektiv geeignet, nach der beanspruchten primären Verschlüsselungslogik zu funktionieren.

115

Ein Patent wird bereits dann verletzt, wenn die Merkmale der angegriffenen Ausführungsform objektiv geeignet sind, die patentgemäßen Eigenschaften und Wirkungen zu erreichen. Unerheblich ist, ob die patentgemäßen Eigenschaften und Wirkungen regelmäßig, nur in Ausnahmefällen oder nur zufällig erreicht werden und ob es der Verletzer darauf absieht, diese Wirkungen zu erzielen. Deshalb liegt eine Patentverletzung auch dann vor, wenn eine Vorrichtung regelmäßig so bedient wird, dass die patentgemäßen Eigenschaften und Wirkungen nicht erzielt werden. (vgl. BGH, GRUR 2006, 399 (401) – Rangierkatze).

116

Es ist deshalb unerheblich, wenn Käufer der angegriffenen Ausführungsformen erst eine weitere Software installieren müssen, um den IDEA-Algorithmus ausführen zu können. Denn dessen Ausführung ist nach den auch insoweit unwidersprochen gebliebenen Ausführungen des von der Klägerin vorgelegten Privatgutachtens durch einen einfachen Funktionsaufruf ohne weiteres möglich, weil sich der IDEA-Algorithmus genau an der Stelle des File-Systems der angegriffenen Ausführungsform befindet, an der das Betriebssystem bei seinem Aufruf nach ihm suchen würde (vgl. Anlage HL 19b S. 3).

117

Den Beklagten kann vor diesem Hintergrund auch nicht dahingehend zugestimmt werden, bei den in den in Streit stehenden Programmbibliotheken enthaltenen, den IDEA-Algorithmus umfassenden Programmen handele es sich lediglich um „toten“ Software-Code, der im Rahmen eines durch die Programmbibliotheken verkörperten, großen „Sammelsuriums“ in die Firmware gelange und dort weiter „mitgeschleppt“ werde, ohne dass sich im Linux-Code der angegriffenen Ausführungsformen eine Routine finden lasse, die ein Signal aufnehme und den entsprechenden Programmen zur Weiterverarbeitung zuführe. Es mag sein, dass dies so ist und dass es auch – wie die Beklagten in der mündlichen Verhandlung ausgeführt haben – sogar kein Open-Source-Programm gibt, das auf den Bboxen der Beklagten die Funktion „O“ nutzt.

118

Auch dies ändert aber nichts daran, dass die angegriffenen Ausführungsformen objektiv über die nach Patentanspruch 1 beanspruchten Eigenschaften verfügen, das heißt sie können einen binären Digitalblock unter Verwendung einer patentgemäßen, primären Verschlüsselungslogik ver- und entschlüsseln. Von der nach dem unwidersprochenen Vortrag der Klägerin unaufwendigen Möglichkeit, die Dateien, die den IDEA-Algorithmus enthalten, durch die Verwendung des Befehls „./config no-idea no-mdc2 no-rc5“ bei der Einbindung der OpenSSL-Bibliothek in die Firmware nicht zu kompilieren und so für die angegriffenen Ausführungsformen zu „deaktivieren“, haben die Beklagten, ebenso unwidersprochen, keinen Gebrauch gemacht.

119

(4)

120

Die Klägerin hat schließlich, ebenfalls unter Berufung auf die in Anlage HL 19 vorgelegten Privatgutachten von Prof. L auch substantiiert dargelegt, in welchen Registern bzw. Speicheradressen der von ihr untersuchten angegriffenen Ausführungsform die logischen Operationen der Merkmalsgruppe 4 verwirklicht werden.

121

Nach den von der Klägerin zum Gegenstand ihres Vortrages gemachten Ausführungen von Prof. L ist alleine aufgrund einer Analyse des Quellcodes der Bibliothek OpenSSL und der in der Firmware aufgefundenen kompilierten Binärdatei Menthaltenen Klartexte bereits „sehr stark zu vermuten“, dass die beiden Bibliotheken explizit mit integriertem IDEA-Algorithmus auf die Zielplattform, das heißt in den Maschinencode des in der untersuchten Bbox enthaltenen MIPS Mikroprozessors übersetzt wurden (vgl. Anlage HL 19a, S. 4 bis 6).

122

Im Ergebnis trägt die im Rahmen des genannten Privatgutachtens durchgeführte eingehendere Analyse des in der Firmware „K“ verkörperten Maschinencodes die tatrichterliche Feststellung, dass auf den angegriffenen Ausführungsformen tatsächlich eine primäre Verschlüsselungslogik im Sinne der Merkmale 4 (a) bis (e) ausgeführt werden kann.

123

So hat die Klägerin gestützt durch das von ihr vorgelegte Privatgutachten erklärt, dass und in welchen Abschnitten des Maschinencodes der von ihr untersuchten Firmware die, die primäre Verschlüsselungslogik gemäß Figur 3 des Klagepatents kennzeichnende, Sequenz von 2 sich jeweils abwechselnden Operationen Multiplikation Modulo und Addition Modulo auffindbar sind (vgl. Anlage HL 19a, S. 9 bis 13, Anlage 3, Anlage 4 zu Anlage HL 19a). Im Ergebnis seiner Untersuchung gelangt Prof. L zu der Einschätzung, dass die Verschaltung der vier identifizierbaren Operationen exakt der in Fig. 3 des Klagepatents dargestellten Logik (Merkmalsgruppe 4) entspricht und damit die Instruktionsfolge der primären Verschlüsselungslogik realisiert.

124

Aus den gutachterlichen Ausführungen von Prof. L und dem Vortrag der Klägerin in der mündlichen Verhandlung lässt sich zudem entnehmen, dass die in einzelnen Speicheradressen des Maschinencodes (00053548, 0005357C) ebenfalls erkennbaren Operationen einer dritten Art „J“ völlig unabhängig von den genau vier Schritten genau zweier Arten von Operationen der primären Verschlüsselungslogik ausgeführt werden und somit ausgeschlossen ist, dass sie deren Ergebnis beeinflussen.

125

Soweit die Beklagten insoweit eingewendet haben, dass nach der Operation 41 (Merkmal 4 (b)) und noch vor der Operation 42 (Merkmal 4 (c)) in der Speicheradresse X eine weitere J-Operation stattfindet, hat die Klägerin dies bereits in ihrer Replik nachvollziehbar damit erklärt, dass durch diese Operation – insofern in Übereinstimmung mit der Darstellung einer erweiterten Verschlüsselungslogik auf Fig. 6 des Klagepatents und der dortigen Operation (116) - lediglich ein zweiter Eingangsteilblock e2 bereitgestellt werde. Dies steht einer (sich anschließenden) Verwirklichung der durch die Merkmale 4 (b) bis 4 (c) beschriebenen patentgemäßen primären Verschlüsselungslogik nicht entgegen.

126

Hinsichtlich der weiteren, in Speicheradresse X auffindbaren J-Operation, die durch den Prozessor zeitlich nach der dritten und vor der vierten Operation der primären Verschlüsselungslogik abgearbeitet wird, hat die Klägerin in der mündlichen Verhandlung, in Übereinstimmung mit der durch das Privatgutachten gemäß Anlage HL 19a getroffenen Zuordnung, ausgeführt, dass diese einer Operation 117 der erweiterten Verschlüsselungslogik des IDEA zuzuordnen ist. Dahingehend lässt sich dem Blockschaltbild auf Fig. 6 der Klagepatentschrift bzw. dem von der Klägerin zur Akte gereichten ergänzten Blockschaltbild in der Anlage HL 16 entnehmen, dass diese Operation einen Eingangsblock e₅ und den Ausgangsblock a₂ der Operation 43, also der dritten Operation der primären Verschlüsselungslogik gemäß Merkmal 4 (d), operiert. Dies geschieht, wenn auch zeitlich ineinander verschachtelt, ebenfalls völlig unabhängig vom Ablauf der primären Verschlüsselungslogik, die so abgearbeitet wird, wie sie beansprucht ist.

127

2.

128

Die angegriffenen Ausführungsformen verwirklichen auch die Merkmale 2, 3 und 5 des geltend gemachten Schutzanspruchs.

129

Die Klägerin hat erklärt, dass sich aus den Ausführungen des als Anlage HL 19a vorgelegten Privatgutachtens zu den relevanten Abschnitten des Maschinencodes der in der angegriffenen Ausführungsform implementierten Firmware ergibt, dass die angegriffene Ausführungsform in der Lage ist, vier Eingabewerte e1, e2, z5 und z6, die jeweils eine Länge von 16 Bit haben, zu „empfangen“, und dass dies durch entsprechende Eingänge des in der Bbox verbauten Prozessors erfolgen muss. Ebenso hat die Klägerin dargelegt, dass die angegriffene Ausführungsform unter Verwendung der auf ihr installierten Firmware zwei Ausgangsblöcke a1 und a2 der Länge 16 Bit ausgibt und dass dies voraussetzt, dass der in der Box arbeitende Mikroprozessor über einen Ausgang verfügt.

130

Dies findet eine Stütze in dem, was sich aus dem auf S. 10 des als Anlage HL 19a vorgelegten Privatgutachten eingeblendeten Codeabschnitt entnehmen lässt. Hier ist erkennbar, dass in Zeile X ein Register des Mikroprozessors als Eingang zur Eingabe des ersten Teilblocks e1 von 16 Bit adressiert wird (Register $v0) und in Zeile X ein anderes Register zur Eingabe des zweiten Teilblocks e2 (Register $a0) (vgl. Anlage HL 19a S. 10, S. 12). Entsprechend belegt der Codeabschnitt, dass auch zwei Register und damit wenigstens ein Eingang zur Eingabe von zwei Steuerblöcken angesteuert werden (z5: Zeile X in Register $a0; z6: Zeile X in Register $a0 durch Befehl „lw“=“load word“ geladen). Schließlich ist dem Maschinencode auch zu entnehmen, dass der Prozessor der angegriffenen Ausführungsform so arbeitet, dass zwei Ausgänge, das heißt wenigstens ein Ausgang, zum Ausgeben von zwei zweiten Teilblöcken vorgesehen ist (a1: Zeile 0005358C in Register $t3; a2: Zeile Xbzw. Zeile X in Register $t0, vgl. Anlage HL 19a, S. 13).

131

Soweit die Beklagten dem mit der Behauptung entgegengetreten sind, die auf der angegriffenen Ausführungsform installierte Firmware könne als Software nicht über Ein- und Ausgänge zum Ein- und Ausgeben von Daten-Teilblöcken verfügen, haben sie den Gegenstand der angegriffenen Ausführungsform verkannt. Die Klägerin wendet sich mit ihrer Klage nicht gegen die von ihr untersuchte Firmware, sondern gegen eine Bbox, auf der diese Firmware so aufgespielt ist, dass die Box als Vorrichtung unter Verwendung der Fähigkeiten der implementierten Firmware arbeiten kann.

132

Soweit die Beklagten darüber hinaus zuletzt argumentiert haben, bezogen auf die angegriffene Ausführungsform könnten die in die Vorrichtung einzugebenden Daten nur als die von der Box empfangenen Signale zu begreifen sein, die über von der Klägerin nicht aufgezeigte Eingänge in den Prozessor einzugeben seien und nach der Durchführung verschiedener logischer Operationen am Ende als entschlüsselte Daten über einen von der Klägerin aufzuzeigenden Ausgang ausgegeben werden müssten, legen sie den Patentanspruch in unzulässiger Weise unter seinen Wortlaut aus. Wie bereits dargelegt, ist es nach der Lehre des Klagepatents ausdrücklich gestattet, jede der beschriebenen Logiken, also auch die primäre Verschlüsselungslogik gemäß Merkmalsgruppe 4, als geschlossenes System (Black Box) zu betrachten, das über eigene Ein- und Ausgänge zum Ein- und Ausgeben von Datenblöcken verfügt (vgl. Klagepatentschrift, Sp. 10, Zeilen 27 bis 33). Insofern lässt sich auch unter Rückgriff auf die Fassung der Ansprüche 2 und 4 nicht herleiten, dass nur die Eingänge in bzw. Ausgänge aus der gesamten in einem Prozessor verwirklichten Logik als Ein- und Ausgänge des Klagepatents zu begreifen wären.

133

IV.

134

Da die angegriffenen Ausführungsformen somit von der technischen Lehre des Klagepatents wortsinngemäß Gebrauch machen, ohne dass die Beklagten zu einer Nutzung des Klagepatents berechtigt sind, stehen der Klägerin folgende Ansprüche zu.

135

1.

136

a)

137

Die Beklagten zu 1) und 2) haben der Klägerin Schadensersatz zu leisten (§ 139 Abs. 2 PatG), denn als Fachunternehmen bzw. dessen Geschäftsführer hätten sie die Patentverletzung durch die angegriffenen Ausführungsformen bei Anwendung der im Verkehr erforderlichen Sorgfalt erkennen können, § 276 BGB.

138

Die Beklagte zu 1) kann sich insoweit nicht mit Erfolg darauf berufen, es handele sich bei ihr um eine reine Vertriebsgesellschaft. Auch von einem reinen Handelsunternehmen ist grundsätzlich eine Prüfung der Schutzrechtslage zu erwarten, selbst wenn diese wegen der technischen Komplexität des betroffenen Gegenstandes mit einem beträchtlichen Aufwand verbunden ist (vgl. Kühnen, Hdb. der Patentverletzung, 6. Aufl., Rn. 1019). Das Vorliegen von Umständen, die ein Abweichen von diesem Grundsatz rechtfertigen könnten, hat die Beklagte zu 1) nicht vorgetragen.

139

Für die von einer Handelsgesellschaft begangene Patentverletzung hat der Beklagte zu 2) als deren gesetzlicher Vertreter persönlich einzustehen, weil er kraft seiner Stellung im Unternehmen für die Beachtung absoluter Rechte Dritter Sorge zu tragen und das Handeln der Gesellschaft im Geschäftsverkehr zu bestimmen hat. Als Organ des ein Verletzungsprodukt vertreibenden Unternehmens umfasst seine satzungsmäßige Aufgabe, dessen geschäftliches Handeln zu bestimmen und insbesondere darüber zu entscheiden, welches Produkt in welcher Form in das Vertriebssortiment aufgenommen wird. Wegen dieser Verantwortlichkeit ist der Beklagten zu 2) als einziger Geschäftsführer der Beklagten zu 1) Täter derjenigen Schutzrechtsverletzung, die mit dem Vertrieb eines bestimmten Produkts durch das von ihm vertretene Unternehmen begangen wird.

140

Die genaue Schadenshöhe steht derzeit noch nicht fest. Da es jedoch ausreichend wahrscheinlich ist, dass der Klägerin durch die rechtsverletzenden Handlungen der Beklagten ein Schaden entstanden ist und dieser von den Klägerinnen noch nicht beziffert werden kann, weil sie ohne eigenes Verschulden in Unkenntnis über den Umfang der Benutzungs- und Verletzungshandlungen sind, ist ein rechtliches Interesse der Klägerinnen an einer Feststellung der Schadensersatzverpflichtung dem Grunde nach anzuerkennen, § 256 ZPO.

141

b)

142

Demgegenüber hat die Klägerin weder dargelegt noch ist erkennbar, dass auch die Voraussetzungen eines Schadensersatzanspruchs (und damit einhergehend von Auskunft- und Rechnungslegungsansprüchen) gegen den Beklagten zu 3) vorliegen, den sie ausdrücklich nicht als Geschäftsführer der C in Anspruch genommen hat.

143

Die Klägerin wirft dem Beklagten zu 3) im Wesentlichen vor, dass er als angestellter Programmierer der C genaue Kenntnis davon gehabt habe, dass in der von ihm für die Bboxen entwickelten Firmware die in der Bibliothek „OpenSSL“ enthaltenen, den IDEA-Algorithmus verwendenden Dateien, ausführbar kompiliert wurden.

144

Voraussetzung für das Verschulden eines Angestellten oder Arbeiters an einer Patentverletzung ist allerdings stets, dass er zu einer Prüfung der Schutzrechtslage verpflichtet und in der Lage ist. Ohne das Hinzutreten besonderer Umstände kann dies für einen untergeordneten Angestellten – als der der Beklagte zu 3) vorliegend ausschließlich in Anspruch genommen werden soll – nicht ohne das Hinzutreten besonderer Umstände, etwa einer vorangegangenen Schutzrechtsverwarnung – angenommen werden (vgl. Benkard, Patentgesetz, 10. Auflage, § 139 Rn. 23; OLG Düsseldorf, GRUR 78, 588, 589). Dass derartige Umstände vorliegen, hat die Klägerin nicht dargelegt.

145

2.

146

Damit die Klägerin in die Lage versetzt wird, die ihr zustehenden Schadensersatzansprüche zu beziffern, sind die Beklagten zu 1) und 2) zur Auskunftserteilung und Rechnungslegung verpflichtet (§§ 242, 259 BGB). Die Klägerin ist auf die zuerkannten Angaben angewiesen, über die sie ohne eigenes Verschulden nicht verfügt. Darüber hinaus werden die Beklagten durch die von ihnen verlangten Auskünfte nicht unzumutbar belastet. Die Beklagten haben schließlich über Herkunft und Vertriebsweg der rechtsverletzenden Erzeugnisse Auskunft zu erteilen (§ 140b PatG). Soweit ihre nicht gewerblichen Abnehmer und bloßen Angebotsempfänger hiervon betroffen sind, ist den Beklagten im Hinblick auf ihre Rechnungslegungspflicht in Bezug auf ihre nicht gewerblichen Abnehmer und Angebotsempfänger ein Wirtschaftsprüfervorbehalt einzuräumen (vgl. Oberlandesgericht Düsseldorf, Urteil vom 20.09.2001, Az.: 2 U 91/00).

147

3.

148

In dem tenorierten Umfang steht der Klägerin gegen die Beklagte zu 1) ein Anspruch auf Rückruf aus den Vertriebswegen zu. Der Anspruch folgt aus § 140a Abs. 3 PatG bzw. aus § 140a Abs. 3 PatG. Es bestehen keine Anhaltspunkte für eine Unverhältnismäßigkeit im Sinne von § 140a Abs. 4 PatG.

149

4.

150

Die Beklagten können sich im Hinblick auf die von ihnen in Verkehr gebrachten angegriffenen Ausführungsformen nicht mit Erfolg auf den Tatbestand der Erschöpfung berufen. Auf das entsprechende Bestreiten der Klägerin haben die Beklagten nicht substantiiert dargelegt, dass die von ihnen konkret vertriebenen angegriffenen Ausführungsformen durch die Klägerin oder mit deren Zustimmung in einem der Vertragsstaaten der Europäischen Union in den Verkehr gebracht worden sind. Insoweit kann eine Erschöpfung der Verbietungsrechte der Klägerin aus dem Klagepatent jedenfalls nicht bereits darin erblickt werden, dass der IDEA überhaupt in Programmen von öffentlich zugänglichen Programmbibliotheken, wie etwa der Bibliothek OpenSSL verwirklicht ist. Dass eine sich an einen Download anschließende Nutzung erkennbar von der Zustimmung der Klägerin gedeckt ist, steht bereits in Widerspruch zu den expliziten Hinweisen der Verfasser etwa der Bibliothek „OpenSSL“ auf die am IDEA-Algorithmus bestehenden Patentrechte.

151

5.

152

Keiner der von der Klägerin geltend gemachten, im Zeitraum seit dem 21.12.2002, das heißt binnen 10 Jahre vor Klageerhebung, entstandenen Ansprüche ist verjährt, § 214 Abs. 1 BGB.

153

Dahingehend haben die Beklagten nicht konkret dargelegt, dass die Klägerin bereits zu einem Zeitpunkt vor dem Jahr 2009 Kenntnis von Umständen hatte oder hätte haben müssen, die einen der mit der vorliegenden Klage geltend gemachten Ansprüche begründeten, § 199 Abs. 1 Ziffer 2., Abs. 5 BGB.

154

Soweit die Beklagten ausgeführt haben, die als Anlage B 6 vorgelegte Strafanzeige wegen einer Verletzung des Klagepatents belege, dass die Klägerin zu diesem Zeitpunkt positive Kenntnis von den ihre Ansprüche begründenden Umständen gehabt habe, könnte sie hiermit ihr Verjährungseinrede schon deshalb nicht begründen, weil die Klägerin noch vor Ablauf der dreijährigen Verjährungsfrist gemäß §§ 195, 199 Abs. 1 die Verjährung durch Erhebung der vorliegenden Klage gehemmt hätte, § 204 Abs. 1 Nr. 1.

155

Allerdings unterliegen die aus Verletzungshandlungen vor dem 21.12.2002 resultierenden Ansprüche der – kenntnisunabhängigen – Verjährung mit einer zehnjährigen Frist ab dem Zeitpunkt ihrer Entstehung gemäß § 199 Abs. 3 Ziffer 1 BGB. Insoweit war der Klägerin nur ein Restschadensersatzanspruch zubilligen, und der Umfang des Rechnungslegungsanspruchs entsprechend zu beschränken, §§ 141 PatG, 852 i.V.m. 812, 818 BGB.

156

V.

157

Die Kostenentscheidung beruht auf § 92 Abs. 1 S. 1 ZPO.

158

Die Entscheidung zur vorläufigen Vollstreckbarkeit folgt aus §§ 709 S. 1; 108 ZPO.

159

Der Streitwert wird auf 750.000,- EUR festgesetzt. Davon entfallen 500.000,- EUR auf die Feststellung der gesamtschuldnerischen Pflicht zur Schadensersatzleistung.

160

 

161